AMD有望将3D堆叠SRAM和DRAM用于其CPU和GPU

Intel在去年12月的“架构日”活动上公布了名为“Foveros”的全新3D封装技术，该技术首次引入了3D堆叠的优势，可实现在逻辑晶片上堆叠逻辑晶片，当时Intel展出使用该技术製造的Hybridx86CPU，也公布了一些规格细节。

老对手AMD当然也不甘落后，AMD在最近的活动中透露，他们正致力于在其处理器之上使用3D堆叠DRAM和SRAM的新设计来提高性能。


AMD高级副总裁Norrod最近在RiceOilandGasHPC会议上发表谈话，并透露该公司正在进行自己的3D堆叠技术，角度与Intel的略有不同。在此之前AMD已经将HBM2记忆体堆叠在其GPU核心旁边，这意味着它与处理器位于同一个封装中，但该公司计画在不久的将来转向真正的3D堆叠。

Norrod解释说，AMD正致力于在CPU和GPU之上直接堆叠SRAM和DRAM记忆体，以提供更高的频宽和性能。


显然这种创新已经成为必然的选择，因为摩尔定律已经失效，多年来业界一直在追求提升半导体工艺不断降低线宽，但是线宽的微缩总是有一个极限的，到了某种程度，就没有经济效应，因为难度太大了。

Norrod在会议中也说到，该行业正在达到积体电路微缩的极限。即使是像Threadripper处理器这样的多晶片设计，由于处理器封装的尺寸已经非常庞大，也会遇到空间限制的阻碍。


与许多半导体公司一样，AMD已经调整了应对这新困难的战略，同时也步入下一个新的浪潮：3D堆叠晶片技术。不过由于热量和功率输送限制，该方法也带来了挑战。Norrod没有深入探讨正在开发的任何设计的具体细节，但这很可能是AMD处理器设计的一个历史性节点。

资料来源

标签：

免责声明：本文为转载，非本网原创内容，不代表本网观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容。