老虎发威IntelTigerLake10nmCPU多增50%L3快取及AVX-512指令集

aHR0cDovL21lZGlhLmJlc3RvZm1pY3JvLmNvbS9CL00vODUwNTk0L29yaWdpbmFsL3NodXR0ZXJzdG9j.jpg(2.57MB,下载次数:1)

2019-9-1711:12上传

老虎发威了！据外媒报导，Twitter帐号@InstLatX64曝光了一张图片显示，Intel将在TigerLake10nmCPU中增加L3快取从8MB到12MB，增幅有50%之多！

aHR0cDovL21lZGlhLmJlc3RvZm1pY3JvLmNvbS9CL04vODUwNTk1L29yaWdpbmFsLzAxLkpQRw==(1).jpg(64.8KB,下载次数:1)

2019-9-1711:12上传

这颗TigerLake是四核八执行绪的型号，这也表示每颗核心的L3快取有3MB；做为参考，第九代旗舰i9-9900K是八核十六执行绪，但L3快取仅16MB，单颗核心2MB。最值得观察的是，L3快取容量的加大也与早前Intel公布的资料相符，在2018Architectureday时，Intel曾公布WillowCove架构将更新快取设计。

aHR0cDovL21lZGlhLmJlc3RvZm1pY3JvLmNvbS9CL08vODUwNTk2L29yaWdpbmFsLzIwMThfQXJjaGl0.jpg(52.2KB,下载次数:1)

2019-9-1711:12上传

另外，这颗工程样品的处理器时脉是3.4GHz，若以早期样品水平来看，这样的频率已相当令人期待市售版本的规格。从图片观察，TigerLakeCPU似乎也支援相当多的FLAGS，其中也包含AVX-512指令集。

L3快取增加的意义不仅仅是容量加大而已，因为更大容量的快取意味着更高的延迟，Intel会需要更细腻的调校来提供更佳的性能。

总之，IntelTigerLake10nmCPU预计在2020年发表，而根据早前爆料，TigerLake将内建Gen12Xe内显，再加上10奈米製程，值得玩家持续关注。


消息/图片来源：Tom'shardware

　　免责声明：本文由用户上传，与本网站立场无关。财经信息仅供读者参考，并不构成投资建议。投资者据此操作，风险自担。 如有侵权请联系删除！